在去年的 SPIE 高级光刻会议上，英特尔光刻硬件和解决方案总监 Mark Phillips 重申了该公司打算在 2025 年将该技术部署到大批量生产中。虽然许多观察家认为这个时间表很激进，但该公司可能希望避免——或至少延迟——使用 EUV 进行多重图案化工艺的需要。
不幸的是，尚不存在量产的High NA EUV 光刻机。在去年的 SPIE 上，ASML 和 Zeiss 报告说，尽管开发正在进行中，但预计要到 2023 年才能安装第一个系统。
下一代高NA EUV光刻机太难了
从 0.33 到 0.55 NA 的过渡没有最初引入 EUV 光刻那么激进，但光刻生态系统不仅仅包括光刻机的变化。为了到 2025 年将High NA 系统引入批量制造，该行业将需要改进光掩模、光刻胶堆叠和图案转移工艺的其他方面。
根本的挑战在于，较大的数值孔径会导致 EUV 光子以较低的入射角撞击晶圆，从而降低焦深。这个较低的角度加剧了 3D 掩模效应并使光刻胶中潜像的形成复杂化。
掩模具有厚度
虽然光学光刻（365nm 至 193nm）系统利用折射光学器件，但 EUV 系统依赖于反射光学器件。入射的 13.5 纳米波长光子撞击多层镜——目前由钼/硅双层组成——并以所需角度反射回来。
光掩模通过在反射光子的路径上放置吸收层来创建其图案。虽然将延哦想象成顶部带有二维吸收器图案的平面镜很方便，但它实际上是一个三维物体。反射面位于多层内部，当前材料的深度约为 50 纳米。吸收层具有厚度、折射率 (n) 和消光系数 (k)，所有这些都会影响它产生的强度分布。
在更高的孔径下，光子以更小的角度撞击掩模，相对于图案尺寸投射更长的阴影。“暗”、完全遮挡区域和“亮”、完全曝光区域之间的边界变成灰色，降低了图像对比度。
这些影响并不新鲜。自 90nm 节点以来，相移掩模（Phase shift masks ）已用于生产。2020 年，弗劳恩霍夫研究所的 Andreas Erdmann 及其同事、Imec、ASML和 Zeiss 系统地分析了 EUV 掩模材料对成像行为的影响。
但即将采用的High NA EUV 系统将 3D 掩膜效应推到了最前沿。有几个选项可用于降低有效吸收器高度，从而降低 3D 掩膜效应的影响。
第一个也是最简单的方法是减少吸收材料（absorber material）的厚度。Imec 高级图案化项目主管 Kurt Ronse 表示，由High NA EUV 图案化的第一层可能具有相对宽松的尺寸，约为 28 纳米。简单地降低吸收器高度应该提供足够的对比度。
然而，随着功能不断缩小，制造商将需要重新考虑吸收材料。Erdmann指出，目前使用的钽基（tantalum-based）吸收体（absorber ）的光学特性相对较差。降低吸收剂的折射率将改善剂量-尺寸特性，在恒定曝光剂量下实现更小的特征。同时，增加消光系数可减少三维效应。
不幸的是，n和k不是掩模制造商可以简单地在工艺转盘上设置的独立参数。它们是材料特性，因此彼此相关并与吸收器的其他特性相关。
为了采用新材料，掩模制造商必须能够蚀刻它并修复缺陷。目前用于钽吸收剂的反应离子蚀刻是某些候选材料的一种选择，但新的吸收剂仍可能需要新的蚀刻工艺和新的化学物质。接触层和金属层有不同的要求，可能需要不同的吸收器。Ronse 说，目前还没有出现一致的选择。为了继续进行工艺开发，掩模制造商需要来自行业的额外指导。
甚至在更远的地方，具有不同消光系数的新型多层掩模坯料可以减少反射面的有效深度。例如，用钌代替钼将提供 40 纳米的反射深度。不过，更换多层材料比更换吸收器更复杂。新的掩模坯料需要达到相同或更好的厚度均匀性和缺陷规格。Ronse 说，虽然这最终可能是必要的，但新的多层不会很快出现。
掩模制造方面的另一个变化是从可变形状光束 (VSB) 电子束掩模写入器到多束掩模写入器。“多光束写入器更适合 EUV，因为它需要更多的能量来曝光光刻胶并产生加热问题。所以你希望能够使用多光束，即使是简单的形状。但多光束还可以在掩模上制造曲线形状，而不会增加写入时间，” D2S首席执行官 Aki Fujimura 说。
图案转移变得（更）复杂
在穿过光掩模的吸收图案后，EUV 光子遇到晶圆及其光刻胶覆盖层。焦点深度的减小使得同时保持光刻胶叠层顶部和晶圆平面聚焦变得更加困难。如果焦点错误使相邻特征靠得太近，则间隙无法清除并出现桥接缺陷。如果特征之间的空间太大，则产生的光刻胶特征太薄并在其自身重量下坍塌。
在 SPIE 上展示的作品中，Tokyo Electron 的蚀刻产品组总监 Angélique Raley 解释说，如果没有足够的聚焦深度，两种机制之间本已狭窄的工艺窗口可能会完全消失。减少光刻胶厚度既可以提高焦点并降低图案坍塌的风险，但也带来了额外的挑战。
首先是较薄的光刻胶更容易产生随机缺陷。EUV 曝光源提供的光子数量已经很低，较薄的光刻胶吸收到达的光子的能力较差。表现为线边缘粗糙度的随机缺陷已经是导致 EUV 良率损失的主要原因。
通常，图案转移工艺取决于复杂的堆叠，包括光刻胶、粘合促进底层和硬掩模层。初始步骤在转移到晶圆之前复制硬掩模中的光刻胶图案。如果曝光和未曝光的光刻胶特征之间的对比度很差，则可能需要初步的“去浮渣”步骤。较薄的光刻胶在残留物去除和图案转移蚀刻期间更容易受到侵蚀。
这些担忧并不新鲜。一段时间以来，业界一直在研究替代光刻胶化学品。尽管如此，还没有出现普遍接受的传统化学增强光刻胶的替代品。
在化学放大光刻胶中，入射光子激活光酸生成剂分子，每个分子生成多种光酸。光酸进而使光刻胶的主链聚合物脱保护，使其可溶于显影剂。但是，CAR 很难吸收 EUV，需要相对较厚的层才能捕获足够的剂量。
一种有前途的替代方法是金属氧化物光刻胶，它使用入射光子来分解氧化锡纳米团簇。氧化物团簇可溶于显影剂，而金属锡则不可溶。这些是负性光刻胶。暴露使材料不溶。
金属氧化物本质上更耐蚀刻并吸收更多的 EUV 光子，使它们能够用更薄的层实现可比的结果。不幸的是，接触孔可能是高 NA EUV 曝光的第一个应用，需要正色调光刻胶。
但是，如上所述，图案转移堆栈比光刻胶更多。底层材料（通常是旋涂玻璃或碳化硅）有助于促进光刻胶粘附。Raley表示，这些材料可以扩大桥接和图案坍塌缺陷之间的工艺窗口。
然而，底层也增加了必须去除以将图案转移到硬掩模的总厚度。它需要与光刻胶一起变薄。然而，Jae Hwan Sim 和杜邦公司的同事表明，底层密度取决于厚度。薄的、不够致密的底层会允许光酸扩散，这会从光刻胶的底部去除光酸，导致显影不完全。
正如 SPIE 会议明确指出的那样，无论光刻工程师是否准备好，High NA 曝光系统将很快带来额外的复杂性。
为下一代EUV光刻机做好准备
半导体行业正在全速前进以开发高数值孔径（high-NA ）EUV，但开发下一代光刻系统和相关基础设施仍然是一项艰巨而昂贵的任务。
一段时间以来，ASML 一直在开发其高数值孔径 (high-NA) EUV光刻机——当今基于 0.33 数值孔径透镜的 EUV 光刻系统的后续产品。ASML 新的高数值孔径 EUV 系统涉及一种全新的工具，具有 0.55 数值孔径的镜头，分辨率为 8 纳米，而现有工具的分辨率为 13 纳米。分析师表示，0.55 NA 的EUV 工具的目标是 2023 年的 3nm，但我们认为该设备不太可能在 2025 年之前投入生产。
据 KeyBanc 称，一台High NA 光刻机的成本预计为 3.186 亿美元，而今天的 EUV 系统则为 1.534 亿美元。但事实上，光刻系统的总成本可能会更高，因为我们需要其他新设备、新光掩模和不同的光刻胶来实现高数值孔径 EUV。各种供应商都在研究这些技术，但在这一点上仍然存在一些差距。
光刻设备用于对芯片上的微小特征进行图案化，使芯片制造商能够在高级节点上开发更小、更快的设备，并将更多的特征封装到单个芯片或封装中。直到 2018 年，芯片制造商都使用传统的光学光刻扫描仪在前沿芯片上对特征进行图案化。但在先进的节点上，光刻的图案化过程变得过于复杂，这就带来了对 EUV的需求，但这还远远不够。
ASML使用13.5nm 波长的 0.33 NA EUV 光刻机正被三星和台积电用于生产 7nm 和 5nm 芯片。英特尔也为先进的芯片生产加入了 ASML 的 EUV 设备。三星和 SK 海力士正在使用 EUV 进行 DRAM 生产。
芯片制造商将长期使用今天的 EUV。但在某些时候——例如在 3nm 节点之外的某个节点，使用现有的 EUV 对未来的芯片进行图案化将变得更为困难。这就是High NA 设备适合的地方。
首先，英特尔认为该技术至关重要，并宣布计划安装 ASML 的第一台 0.55 High NA EUV 光刻机。
英特尔高级副总裁兼技术开发部总经理 Ann Kelleher 表示：“这将带来大量的学习，但也将使我们能够继续向最小的几何结构发展。”
三星和台积电也将购买高数值孔径工具。但是向High NA EUV的过渡涉及各种新的和移动的部件。High NA 重用了 0.33 NA EUV 的大量知识，Cowen 的分析师 Krish Sankar 说，EUV 的引入对光刻胶来说更具挑战性。向High NA 的迁移也更具进化性，光刻胶的性能将不断提高，以满足未来节点的成像要求。高数值孔径的光学元件是新的，但它们仍然是反射光学元件。
