BusinessKorea报道，电动汽车和自动驾驶汽车需求快速发展，市场对先进高性能半导体产品需求激增，从传统成熟制程转向先进制程，使车用电子的先进制程竞争愈剧烈。

韩国市场人士消息，车用半导体市场10纳米以下先进制程竞争正在提升，目前车用电子市场开始转向有处理运算架构（CPU）的高性能芯片，这种变化是借自动驾驶和车内娱乐等有电子设备车技术进步推动，使市场对高效能半导体需求增加。

三星最近同意供应现代汽车Exynos Auto V920娱乐芯片，采用5纳米先进制程，2025年供货。三星表示Exynos Auto V920特点是快速有效控制高达6个高分辨率显示器和12个镜头传感器，提供车辆实时状态和驾驶信息，还有播放高画质多媒体内容及玩游戏等。

晶圆代工龙头台积电最近宣布德国建设首座欧洲晶圆厂，并导入12纳米和16纳米制程。台积电着眼点是生产提供先进车用半导体，使欧洲车厂采购到可靠的先进制程半导体。

车载芯片真的需要先进进程吗？

早前，联发科方面宣告他们旗下采用3nm制程的“天玑车载平台”，根据公开资料显示，“天玑车载平台”将采用3nm制程打造，它包含了用于驱动8K、120Hz HDR屏幕的MiraVision显示技术，能够兼容“多个原生HDR摄像头”的图像信号处理单元，可以通过联发科的APU技术为汽车提供一定程度的ADAS辅助驾驶功能，此外还能外挂联网模块，从而实现WiFi7、5G网络、GPS，甚至是卫星联网能力。

其实目前关于这个平台的资料还相当欠缺，联发科方面也并未公布具体架构等方面的细节，因此大家也基本不用指望它能够在短期内上市。但即便如此，有个问题也引发了我们的关注，那就是“在车载娱乐平台用上3nm制程，真的有必要吗？”

众所周知，如今最积极追求先进半导体制程的产品莫过于智能手机里的SoC。而这也是因为手机受限于电池容量和产品形态，对于芯片的功耗、发热都极为敏感，所以芯片的峰值功耗降低个一两瓦，可能就意味着手机的续航能够多出两三个小时，打游戏时机身温度能降低好几度。

但是汽车可不是这样的，无论油车还是新能源车，“车载娱乐系统”里那枚主控芯片的功耗高低，基本上都不太可能会对整车的续航带来什么实质性影响。

就更不要说芯片发热量的问题了。要知道，许多车型的中控内部都有大量热管，甚至是风扇进行主动散热。别说是几瓦的低功耗芯片，就是塞个上百瓦的PC处理器进去一样也能稳定运行，几乎不太可能存在散热方面的瓶颈。

在这样的背景下，说得夸张一点的话，那就是手机上可能需要3nm制程才能“压住”的SoC，换到车载平台可能7nm、10nm，甚至14nm都完全够用。而且众所周知的是，越落后的制程虽然功耗和发热会越大，但制造成本也会相应的低不少。

那么在功耗、发热不会够成体验瓶颈的前提下，为什么车载娱乐系统的芯片不干脆去使用更老、更便宜的半导体制程生产呢？其实答案很简单，可能并非“不想”，而是确实“做不到”。

首先，现阶段的许多车载娱乐平台本身从技术“底子”上来说，与手机、笔记本电脑里所使用的芯片存在着千丝万缕的联系。比如大家熟悉的高通骁龙SA8155、SA8195，其实都是“源自”移动端SoC的设计。

而这些手机SoC里的核心部分、也就是它们的CPU，绝大多数都源自ARM的公版架构方案。比如SA8155包含四个Cortex-A76核心和四个Cortex-A55核心，而这些Cortex核心在最初设计的时候，并没有考虑车载平台（高功耗、高发热）的特性，所以它们从最“根源”的架构上，就已经注定要与相对先进、省电，同时成本也更高的半导体制程绑定了。

这是什么概念呢？简单来说，比如ARM尚未正式公布的下一代“超大核”Cortex-X4，它从一开始的架构设计、电路特性可能全都是建立在“以3nm制程去打造”这个前提上。就算芯片厂商觉得3nm太贵、不需要这么低的功耗，那么能不能换成5nm或者7nm去把它造出来呢？大概率是不能的。因为ARM很可能没法提供“7nm Cortex-X4”的设计资料，如果非要生搬硬套去放大制程，那么极大可能会以失败告终，芯片是生产不出来的。

换句话说，只要高通、三星、联发科这些芯片厂商，是基于“最新款移动SoC架构”去设计、制造他们的车载平台，那么几乎就注定了只能使用与“新款移动SoC”相同的半导体制程。哪怕这种制程对于车载芯片来说完全是浪费、是徒增成本，也几乎没办法避免。

Chiplet技术应用炉火纯青

目前，半导体行业的共识是，先进制程的流片费用越来越高昂，流片成功率也变得越来越低；同时，芯片良品率也开始大幅下降。而相比于手机赛道，汽车行业正处于智能化加速提升的周期，对于芯片的性能要求被无限放大。

此外，以特斯拉为代表的车企自研芯片趋势盛行，不同车企对于计算平台的同质化，仍然是有所顾忌。比如，在座舱领域，高通近乎垄断的格局，也让更多的车企和芯片厂商在思考替代方案。

一方面，对于芯片厂商来说，继续选择单芯片、更先进制程工艺，还是选择Chipet（小芯粒高速互联）方案，是一个战略抉择。目前来看，后者正在成为主流趋势。

举个简单的例子，在Chiplet的系统级架构设计下，通过2.5D/3D堆叠等先进封装技术，使用10nm工艺制造出来的芯片可以达到7nm芯片的集成度，同时研发投入和一次性生产投入则比7nm芯片的投入要少的多。

此外，模块化的芯粒可以减少重复设计和验证环节，降低芯片的设计复杂度和研发成本，加快产品的迭代速度。同时，降低对先进工艺制程的依赖，对于车载应用市场来说，本身也是一种降本策略。

众所周知，特斯拉在全球率先启用AMD的座舱计算平台方案（Ryzen APU和基于AMD RDNA 2架构的GPU），后者便是Chiplet技术应用的排头兵，从2015年就开始布局相关技术产品落地。

比如，在AMD的Ryzen 3000系列CPU上，每4个CPU核心组成一个CCX，两个CCX构成一个CCD——也就是一片die/chiplet。多个CCD，外加I/O die，就构成了完整的芯片。

去年，AMD正式发布了采用RDNA 3架构的新一代旗舰GPU，这是该公司首度在GPU产品中采用Chiplet技术，拥有多达580亿个晶体管，每瓦特性能提升了54%，并且提供高达61TFLOP的算力。

而这只是第一步。

按照计划，AMD将寻求在芯片设计方面更符合客户喜好的产品，比如，基于Chiplet技术，客户可以灵活配置第三方IP（基于不同工艺）。尤其是汽车智能化的需求不断释放，未来异构集成（比如，X86、Arm和RISC-V同时并存）的模式，或许会成为市场主流。

看到这个机会的，还有英伟达。该公司此前推出的NVIDIA® NVLink®-C2C，也是一种超高速的芯片到芯片、裸片到裸片的互连技术，支持定制裸片与NVIDIA GPU、CPU、DPU、NIC和SOC之间实现一致的互连。

借助先进封装技术，NVLink-C2C互连链路的能效最多可比PCIe Gen 5高出25倍，面积效率高出90倍，可实现每秒900GB乃至更高的一致互联带宽。

“为应对摩尔定律发展趋缓的局面，必须开发小芯片和异构计算。“站在英伟达的角度，这家已经在自动驾驶赛道占据先发优势的芯片巨头，同样觊觎市场规模巨大的跨域市场。

比如，英伟达去年正式亮相的“超级汽车芯片（DRIVE Thor）”，单颗芯片算力达到2000TFLOPS，并通过多颗芯片的NVLink-C2C互连来支持多域计算，以分离自动驾驶等关键安全功能和信息娱乐等功能的处理。

有意思的是，2024年量产、2025年上车的最新一代DRIVE Thor采用的是5nm制程，这一工艺早在2020年就已经开始量产。而英伟达与联发科的联姻，更是将Chiplet进一步推向舞台中央。

5月29日，英伟达与联发科宣布，双方将共同为新一代智能汽车提供解决方案，合作的首款芯片锁定智能座舱，预计2025年问世，并在2026年至2027年投入量产。

在这款芯片设计上，联发科将开发集成英伟达GPU芯粒的SoC，搭载NVIDIA AI和图形计算IP，基于chiplet实现主芯片与GPU芯粒间高速互连。

而从车企端来看，一方面，定制化需求正在出现，车企越来越多开始与上游芯片设计公司进行互动，提出自己的明确需求。但后者，更多是通过提供工具链以及构建Tier1生态伙伴圈，来协助车企加速系统开发。

同时，并不是所有的芯片厂商都可以像英伟达、高通那样通过多个规模化的应用市场来平摊高昂的先进制程工艺芯片的研发成本。

另一方面，结合智能座舱以及智能驾驶辅助算力的快速增长，算力预埋、生命周期内OTA不断升级的驱使下，市场迫切需要兼具大算力、高性价比、灵活可扩展的车载芯片平台。

在芯砺智能看来，芯粒（Chiplet）技术的出现，也意味着通过架构创新实现算力跨越成为可能。而在高工智能汽车研究院看来，由于不同车企的产品定位差异，实际上对于芯片的性能要求并不相同。

但，现实情况是，市面上能拿到的芯片，都是标准化的产品。车企只能在功能定义、软件算法层面进行差异化的开发，同时，产品路线图必须与芯片厂商保持一致。此外，为了拿到最新一代产品的首发，车企往往需要支付不菲的费用。

这就给了Chiplet技术以及类似芯砺智能这样的车载智能芯片平台供应商新的机会。在这种全新的芯片开发模式下，芯砺智能可以根据不同数量、种类的芯粒所组合而成的芯片，满足市场和不同客户对芯片算力的多样化需求。

6月15日，芯砺智能自主研发的Die-to-Die Interconnect IP拿到了ISO 26262 ASIL-D Ready认证证书，这意味着，该公司的IP满足最高功能安全要求，可以应用在安全性要求最高的车载场景。

而Chiplet技术的核心之一，就在于如何实现小芯粒间的高速互联，从而实现大带宽下的多芯片算力合并，完成异构复杂高性能SoC的高效集成。

同时，智能汽车电子架构从分布式ECU到集中式多域控制器，再到未来的中央计算平台（舱驾一体）演进，Chiplet技术更是具备了独特的优势。


台积电将是7nm以下工艺最大的受益者

台积电是全球领先的芯片代工企业，早在2018年4月就实现7nm芯片的量产，2019年实现7nm EUV工艺，如今更是实现了3nm工艺的量产。市场占有率方面，台积电更是当仁不让，60%的市占率让对手瑟瑟发抖，排在第二的三星电子市场占有率为13%，中芯国际仅为5%。

此外，台积电的制造水平更胜一筹，相同面积的晶圆上晶体管数量最多，良品率更高、漏电率更低。

根据最新数据，目前14款先进工艺的汽车芯片中，有11款已采用或计划采用台积电代工，仅有3款选择三星电子代工，而联电、格芯、中芯国际连汤都喝不上。

2020年，台积电推出了基于7nm汽车设计支持平台（ADEP）。该平台包揽了汽车芯片设计、制造、应用、生态等全流程、多体系。

2022年三季度，台积电推出5nm汽车芯片平台“N5A”。该平台针对汽车座舱和自动驾驶，符合三大汽车工艺标准。

此外，台积电还计划在2024年业界第一款基于3nm的汽车芯片平台——“N3AE”。

N3AE是在消费级的N3E基础上，进行了改造和升级，计划在2025年量产3nm汽车芯片。而作为第一个吃螃蟹的高通，仍然是第一批客户，预计骁龙8755将是全球第一款3nm汽车芯片。

可以看出，“台积电+高通”模式，将在汽车芯片领域刮起一阵风，想要成功、想要盈利就只能站在风口上。

台积电不出意料地再次引领芯片革命，成为先进汽车芯片的最大受益者。